 集成电路芯片的封装与测试概述2025 在之前的文章中提到，在集成电路芯片制造流程里，集成电路芯片制造厂商承担着将晶圆原片加工成成品晶圆片的关键任务，成品晶圆片上布满了众多晶粒裸片。而集成电路芯片封装，作为芯片制造的收官环节，会把晶粒裸片封装在支撑壳内，以此避免其遭受物理损坏与腐蚀。这种支撑壳被称作“封装”，它承载着连接器件与电路板的电触点。一般情况下，晶粒裸片只有历经封装以及后续测试，才会被正式称作“芯片” 。 封装对于芯片而言，是必不可少且极为关键的存在。从某种意义上讲，封装指的是安装芯片所用的外壳，它不仅能保护芯片、增强导热性能，还扮演着沟通芯片内部与外部电路的桥梁角色，具备规范功能。 封装的定义2025 “封装技术”指的是利用绝缘塑料或陶瓷材质对集成电路实施包裹处理的一种工艺。拿中央处理器（CPU）来说，我们日常所见的CPU外观和体积，并非其内部核心的真实展现，而是CPU内核等组件经过封装流程后的最终形态。封装技术确保了芯片与外部环境的隔离，以避免空气中的杂质对芯片电路造成侵蚀，进而防止电气性能退化。此外，封装后的芯片在安装、运输过程中也更为方便。封装技术的质量直接影响着芯片性能的发挥以及与印制电路板（PCB）的设计和制造匹配度，其重要性显著。从芯片处理、安装至印刷电路，再到后续的运输和实际应用，封装始终扮演着保护芯片免受机械应力（例如振动、跌落）、环境应力（如湿度、污染物）及静电放电（ESD）侵害的角色。同时，封装也是芯片进行电气测试、老化测试及下一级互连的机械接口。封装设计需满足芯片在物理、机械、电气和热学等多方面的性能标准，同时符合质量和可靠性要求，并作为最终产品中的成本效益解决方案。封装作业通常由集成电路芯片制造商外包给专业的半导体组装与测试服务商（OSAT）执行，但也有部分制造商选择自行完成。过去，相较于芯片设计和制造，封装工艺因其相对简单而被视为芯片制造中的次要环节。然而，如今封装技术在各个层面都发挥着至关重要的作用。常见的封装工艺主要包括铅框塑料封装、塑料球栅阵列（BGA）封装和密闭封装等几种。无论采用哪种封装工艺，在对晶圆上的芯片进行封装前，都需进行芯片准备工作。作为集成电路芯片封装的前置步骤，芯片准备工艺适用于所有封装流程，主要包括晶圆安置和晶圆切割两个环节。  铅框架、BGA、密封封装工艺对比示意图 (1)晶圆片定位安装 晶圆片定位安装步骤涉及将晶圆片固定到与环形结构相连的塑料载体带上。此步骤的关键作用是为后续的晶圆片切割及晶粒裸片贴附提供稳固支撑。这一操作在晶圆被分割成独立的晶粒裸片之前进行。安装过程中，晶圆框架（材质需满足耐热、耐腐蚀、耐弯折及抗翘曲要求）与晶圆片被贴合到切割用胶带上。该胶带或晶圆片薄膜，其一面涂有粘合剂，旨在牢固地连接晶圆片与框架。 在晶圆片定位安装设备中，操作流程始于框架的装载，随后是晶圆片的放置，接着将胶带紧密贴合于晶圆片与框架之上，多余部分被裁剪去除，最终完成安装好的晶圆片的卸载。整个安装流程要求极高的精确度，需避免晶圆破裂、损伤、气泡夹杂、划痕产生以及胶带褶皱等瑕疵，以确保安装质量。 (2)晶圆切割工艺 晶圆切割，即利用机械锯削或激光技术，将晶圆精准分割为独立的晶粒裸片，这是集成电路封装与测试流程中不可或缺的一环。此过程包含定位安装在框架上的晶圆、采用高速金刚石砂轮按客户规格切割晶圆，以及后续的晶圆清洁与干燥步骤，后者通过高速旋转与气流吹干实现。晶圆切割设备集成了自动化搬运、锯切组件及图像识别系统，后者能精确映射晶圆表面，确定切割路径即锯道。切割过程中，常用去离子水冲洗晶圆，既清除硅尘颗粒，又起到润滑作用。 完成晶粒准备后，进入晶粒封装阶段。鉴于BGA与密闭封装流程与铅框架塑料封装相似（具体步骤见下图），下文将聚焦于铅框架后塑料封装的关键步骤。  集成电路封装工艺基本步骤 铅框架后塑料封装2025 (1)芯片装配 晶圆经过整理、光学检测、分割成单个芯片后，进入芯片装配环节。此步骤旨在建立硅芯片与基板（如铜框架、塑料或陶瓷基板）间的机械支撑。芯片附着不仅影响器件的热性能，对特定应用的电气性能也至关重要。芯片装配设备设计用于同步处理晶圆与基板，利用图像识别技术精准定位待移除的芯片，并将适量芯片附着材料精确涂布于基板上。非穿透式针具辅助分离芯片，便于装配头抓取。最终，芯片以精确的方向与位置固定于基板上。 环氧树脂与氰酸酯树脂是芯片与引线框架间常用的两种附着剂聚合物。根据铅框架设计，附着剂可能直接黏附于铜、镀银或镀钯表面。为提高散热性，芯片附着材料中常混入微小银颗粒。附着剂通过注射器精确分配，且需遵循特定的存储与使用指南，以确保其性能。芯片放置后，附着剂需经历固化过程，通常在125至175℃温度范围内进行。对于某些功率器件，采用软焊料作为芯片与铜框架间的连接材料，提供更强的机械结合与散热性能。这要求晶圆背面金属化处理，以形成焊料与晶圆、铜框架间的金属间化合物层，确保连接强度。焊料连接的温度范围通常在260至345℃之间，具体取决于焊料类型，焊料以线或带状形式分配至铜框架上。 (2)引线键合 引线键合技术是实现集成电路芯片与基板（或铜框架）之间电气连接的主流方法，兼具高效与成本效益。在高速引线键合系统中，配备有专门的处理区域，用于将基板或铜框架精准送入工位。图像识别技术确保模具方向与预设的绑定图精确对齐，整个过程中，引线以单线形式逐一键合。 引线键合流程细述如下：采用金线或铜线作为连接媒介，这些线材通过精密的陶瓷毛细管导入。键合过程结合了温度与超声波能量，以形成稳固的金属丝焊点。每个互连点均包含两个键合：一个位于芯片上的焊盘上，另一个则位于框架或基板上。首个键合通过电火花球焊（EFO）技术形成金属焊球，并将其精准放置于芯片的焊盘开口处，随后在负载（即键合力）与超声波能量的共同作用下，于铝焊盘金属上迅速（键合时间以毫秒计）形成球键合，生成Au-Al金属间化合物层，从而与芯片焊盘建立连接。随后，提起引线形成环状，再将其与铜框架或基板的预定键合区域接触，完成楔形键合。此过程中，键合温度、超声波能量、键合力及时间等关键参数均需精确调控，以确保铜框架或基板连接的可靠性。球键合与楔形键合的可靠性对芯片或基板/铜框架的任何微小移动都极为敏感，因此，在引线键合作业中，必须确保芯片与基板铜框架的稳定性。 此外，金属间化合物的脆性问题，尤其是Au-Al化合物的形成，是影响可靠性的另一关键因素。Au与Al的金属间化合物形成历经五个阶段（包括AuAl、A4Al、Au2Al、AuAl2和AuAl3），而温度是决定金铝化合物最终相态的关键。若键合过程在高温（如350℃）下持续较长时间（如5小时），将促进脆性Au-Al键的形成并产生空隙，进而可能导致器件失效。理想的状况是形成如Au2Al和AuAl2等具有可靠键合的化合物。因此，在铝线键合中常采用超声波技术，利用超声波能量形成楔形键，这有助于防止热量从铝线向焊盘扩散，从而优化键合质量。  引线键合步骤 (3)成型 模塑料在机械防护与环境隔离方面发挥着重要作用，有效抵御外界因素对电子设备的侵扰。多数情况下，传递模塑成型技术被广泛应用于塑料封装领域。此工艺涵盖模塑料颗粒的熔融与转移，熔融后的模塑料黏度降低，易于流入模具型腔，实现器件的全面包裹。一旦模塑料进入型腔，固化反应随即启动，模塑料黏度逐渐上升，直至树脂体系完全固化。此后，还需进行额外的外部固化步骤，确保模具内的化合物彻底固化。优化工艺参数至关重要，旨在确保型腔填充完整，避免模具内部残留空隙。模具设计的另一核心在于模具工具的结构布局，特别是流道与浇口的设计，需确保模具化合物顺畅流入型腔，避免空洞产生。此外，依据线间距的具体要求，还需对模具工艺进行细致调整，预防潜在的电气失效风险。在此过程中，传输速率、温度及压力等工艺参数需严格控制。其中，温度与时间作为核心要素，直接决定固化形态，进而影响模制封装的整体性能及其可靠性。 (4)去毛刺 去毛刺工艺用于去除因成型工艺可能堆积在引线框架上的多余模具化合物。去毛刺时，用小颗粒介质（如玻璃颗粒）轰击包装表面，为引线框架电镀和模具化合物标记做准备。铅饰面引线涂层能够实现封装和印刷电路板之间的机械和电气连接。基于引线框架的封装最常采用锡铅焊锡电镀作为最终的铅饰面，也可提供镍钯饰面。在电镀过程中，引线框条需依次经过预处理、冲洗、电镀、干燥和检查等步骤。此过程中需要仔细监控一系列化学成分和电镀参数，例如电压、电流密度、温度和时间。最终成品的质量参数通过外貌、可焊性、成分和厚度来评估。 (5)修剪和形成 修剪和形成是将引线框与铅引线框条单独分开。首先，该过程包括去除电隔离引线的阻隔板。其次，将引线放置在工具中，进行切割并机械成型为指定的形状（比如J形弯曲）。单个芯片从引线框条中分离出来后，检查引线共面性，然后将其放置在托盘或引管中。引线成型工艺对于实现表面贴装工艺所需的引线共面至关重要。不可忽视的是，定时清洗和维护修剪工具，对于确保质量同样不可或缺。 (6)打标 最后，将生产商或者产品的标记打在封装好的芯片上。标记能够实现产品差异化，一般采用墨水或激光方法在封装好的芯片上打标记。其中，激光打标在许多产品中更受青睐，因为它具有更高的吞吐量和分辨率。 先进封装工艺概述2025 先进封装工艺技术是后摩尔时代集成电路芯片工艺的一大技术亮点。从理论上讲，当芯片在每个工艺节点上缩小变得愈发困难且成本愈发高昂时，如果能找到将多个芯片放入先进封装的方法，就不必一味地费力缩小芯片尺寸了（当然，缩小芯片尺寸也依旧重要）。下面对下一代先进芯片封装工艺做简要介绍。 (1)2.5D封装技术解析 2.5D封装技术是对传统2D集成电路封装技术的革新，它实现了线路与空间利用的进一步优化。在此技术中，裸片被巧妙地堆叠或并排置于带有硅通孔（TSV）的中介层之上。这一中介层，作为连接的核心，为各个芯片间的互连提供了桥梁。 2.5D封装技术广泛应用于高端专用集成电路(ASIC)、现场可编程门阵列（FPGA）、图形处理器（GPU）以及内存立方体等领域。追溯其起源，2008年赛灵思（Xilinx）公司的一项创新之举标志着2.5D封装的诞生：该公司将大型FPGA分割为四个小型、良率更高的芯片，并通过硅中介层将这些芯片连接起来，这一技术最终在高带宽内存（HBM）处理器集成中得到了广泛应用。当时，3D封装技术，特别是带有硅通孔（TSV）的3D封装，尚处于起步阶段且面临诸多挑战。因此，芯片设计人员另辟蹊径，选择将晶粒裸片并排放置于中介层上，而非垂直堆叠，从而实现了3D集成的诸多优势。当间距极小且互连极短时，这些组件可以被封装为一个整体，相较于传统的2D电路板组件，其在尺寸、重量和功率特性上均表现出色。这种创新的集成方式被赋予了“2.5D”的称谓。 如今，2.5D封装技术已不仅仅被视为3D封装技术的过渡阶段，它展现出了诸多独特的优势。中介层能够支持异构集成，即不同间距、尺寸、材料和工艺节点的裸片均可实现集成。此外，将裸片并排放置而非堆叠，有助于减少热量的积聚。在升级或修改2.5D封装的组件时，只需更换新组件或改造中介层即可，相较于返工整个3D封装或片上系统（SoC），这一过程更为迅速且简便。下图展示了一个典型的2.5D封装实例。  2.5D封装示意图 (2)3D封装 三维（3D）封装技术是一种先进的集成方案，它不仅能借助传统的连接方式如引线键合和倒装芯片技术，来实现芯片的垂直堆叠，还涵盖了更广泛的范畴。具体而言，广义的3D封装技术包括了三维系统级封装（SiP）、三维晶圆级封装（WLP）、采用引线键合技术的堆叠存储器芯片封装，以及结合引线键合或倒装芯片技术的封装上封装（PoP）等多种类型。 在3D封装技术中，最为普遍的形式是3D堆栈封装，它依赖于硅通孔（TSV）技术来实现集成电路芯片的堆叠互连。硅通孔技术不仅是2.5D封装中的核心技术，也是3D集成电路（IC）封装的关键所在。在集成电路产业中，主机内存缓冲器（HMB）技术被广泛用于生产3D封装的动态随机存取存储器（DRAM）芯片。 在3D IC封装过程中，逻辑裸片和存储裸片可以相互堆叠，而无需构建庞大的片上系统（SoC）。这些裸片之间通过有源中介层进行连接。与2.5D IC封装相比，3D封装技术更为复杂，它需要将多层硅晶圆与采用TSV技术的元件紧密连接在一起，而2.5D封装则是通过导电凸块或TSV将元件堆叠在中介层之上。下图直观地展示了2.5D封装与3D封装之间的对比。  2.5D封装和3D封装比较 (3)小芯片（chiplet） 小芯片是3D封装的另一种形式，能够实现CMOS器件与非CMOS器件的异构集成。也就是说，它们是封装中的多个较小的SoC，也被称作小芯片，而非一个大的SoC。如下图所示，未来的芯片库中会有一系列模块化芯片，可以采用两个或多个小芯片，通过3D封装互连技术进行集成。将大型SoC分解为较小的小芯片，与单颗芯片相比，具有更高的良率和更低的成本。小芯片使设计人员能够充分利用各种IP，而无需考虑采用何种工艺节点以及采用何种技术制造。他们可以采用多种材料，包括硅、玻璃和层压板，来制造芯片。  基于小芯片的系统是由中介层上的多个小芯片组成的 |
