个别特殊测试要求对应XDR

　　 5G选件采用的是10：1MUX，也可以设定为8：1。由于XDR的Idling状态时的差分输出的Pos/Neg两方电压需要固定为同一值上，5G选件的Pos/Neg的两输出电压可以根据需要严格地固定在同一电压值。这个电压控制是由8:1模式时没有用到的另外2个Bit来进行。

　　 高速测试系统的基本技术

　　 对于超过数Gbps的信号处理，高速信号专用芯片技术、高速信号传送技术等非常重要。近年来芯片的设计/制造技术的发展使得芯片本身对高速信号的处理性能有了很大的提高，因此从芯片将高速信号输出后的传送问题成为了高速信号处理的重点。如何能够把GHz的高速信号，以最小Jitter及最小衰减的性能在与芯片之间传送/接收是要面对的最重要的课题。在下面我们要针对高速测试系统必要的基础要素技术进行探讨。

　　 （1）时钟（Timing）发生
　　 （2）测试系统PE到被测芯片之间的高速信号传送

　 　时钟（Timing）的发生

　　 向量（Pattern）发生器发生时钟时，其实现方法有示于图2的使用Variable　Delay的方法和使用PLL来发生的2种模式。一般半导体测试系统采用的是VariableDelay方式，计测器等脉冲发生器等处于高速及低Jitter的要求，采用的是PLL方式。图3是由采用Variable　Delay方式，利用T6683发生的500MHz信号的XOR方式合成的5Gbps数据的波形。各通道的输出Delay已经经过最适化的调整，但是还是可以看到XOR的输入Jitter没有任何改善显现在输出波形中，单纯这样的波形是不能适用于数GHz的高速信号传输。