刘炜 张琳
北京华大泰思特半导体检测技术有限公司

摘要: 本文简单描述了SOC 芯片测试技术的复杂性，模数转换器(ADC)是SOC 芯 片中的重要模块，随着器件时钟频率的不断提高，高效、准确地测试ADC 的动态 参数和静态参数是当今SOC 芯片中的ADC 测试研究重点。本文重点介绍了一款 SOC 芯片中高速ADC 测试的方法。
关键词: SOC、模数转换器、IP 核

1.SOC 测试的复杂性

随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的 集成，现在又发展到IP 的集成。近年来已发展到系统级芯片阶段，SOC 设计技 术成为设计的热点之一。SOC 的设计模式不同于以往大规模集成电路的垂直设计 模式。它的设计模式是水平的，也就是SOC 集成商选择不同厂商提供的IP 核来 构建芯片系统。这种水平设计模式一方面缩短了SOC 设计周期，另一方面却使 SOC 测试面临巨大挑战。IP 核的多样性带来测试的复杂性，就IP 核的设计形式 而言，有软核、固核、硬核三种；就电路类型而言，有数字逻辑核、存储器核、 模拟/混合核；就功能而言，有处理器核、DSP 核、多媒体核等；就电路可测试 性设计方法而言，有内建自测试（Built-in-Self-Test，BIST），扫描测试、边 界扫描测试、测试点插入等；就时钟而言，有处理器核和DSP 核等需要高频时钟 的IP 核，也有外设控制器等只需要低频时钟的IP 核。SOC 的测试必须考虑对多 样性的支持。测试资源是有限的，外部测试设备所能提供的测试通道数，ATE （Automatic Test Equipment）的测试通道深度和测试时间以及模拟测试部件都 是“稀缺资源”。因而SOC 的测试必须考虑所有与此有关的细节。

2.基于IP 核的SOC 中ADC 的测试技术

2.1 模拟/混合电路的IP 核测试

表1 500M AWG 性能指标